虽然没有人愿意承认摩尔定律已死，但是制造工艺的改进越来越难，TSMC在3nm遇到了很大的麻烦。
TSMC曾声称，与5nm N5相比，3N3工艺可以提高60-70%的集成密度。
但TSMC最新的论文承认N3工艺的SRAM单元面积为0.0199平方微米，仅比N5工艺小5%。
更糟糕的是，所谓的第二代3nm工艺N3E的SRAM单元面积为0.021平方微米，与N5工艺无异！
在这种情况下，晶体管密度仅为每平方毫米3180万个左右。
同时Intel 7工艺(原10nm ESF)的SRAM单元面积为0.0312平方微米，而Intel 4工艺(原7nm)的SRAM单元面积缩小到0.024平方微米，提升了23%，与TSMC的3nm工艺几乎相同。
这样看来，给英特尔的技术改名还是有一定道理的。
另外，有资料显示，晶体管的密度到2nm及以上工艺将达到每平方毫米6000万个左右，但需要所谓的叉片式晶体管，还需要几年时间。
现代芯片中一般采用SRAM作为缓存，比如锐龙9 7950X中的81MB缓存，比如NVIDIA AD102内核中的123MB缓存。他们往往需要先进的工艺支持，否则面积和成本会非常夸张。
事实上，测试新技术的第一步一般是看SRAM的大小和密度是否有显著提高。
芯片厂商使用越来越多的小芯片和各种复杂的封装技术似乎是对的，但仅仅依靠制造工艺越来越不可行。
本文内容及图片均整理自互联网，不代表本站立场，版权归原作者所有，如有侵权请联系admin#jikehao.com删除。
